Compiler support for enhancing reliability of network-on-chip architectures


Thesis Type: Postgraduate

Institution Of The Thesis: Marmara University, Institute for Graduate Studies in Pure and Applied Sciences, Turkey

Approval Date: 2017

Thesis Language: English

Student: MUHAMMAD ADITYA SASONGKO

Supervisor: Haluk Rahmi Topcuoğlu

Abstract:

Yonga-üstü-Ağ Mimarilerinin Güvenilirliğini Artırmak için Derleyici Desteği Yonga-üstü-Ağların (YüA) küçülen boyutları sistem tasarımlarında güvenilirliğin önemini arttırmaktadır. Nano-ölçekli boyutlar, sistemlerin radyasyon parçacıkları ve elektromanyetik parazitler nedeniyle oluşabilecek hatalara karşı hassasiyetini arttırmıştır. Bu hassasiyet, YüA mimarileri üzerinde çalıştırılan çok iş parçacıklı uygulamalar için bir tehdit oluşturmaktadır.  Artıklama gerektiren geleneksel hata tolerans yöntemleri tüm sistemi göz önüne aldığında, sınırlı performans ya da enerji bütçesinin olduğu durumlarda, ciddi yük oluşturmaktadır. Bu çalışmamızda, YüA mimarilerinde performans ve enerji maliyetlerini minimize ederek güvenilirlik problemini çözmek için derleyici desteği ve donanım seviyesinde hata tolerans yöntemi içeren yeni bir güvenilirlik sistemi sunmaktayız. Bu yöntemde, uygulama içerisinde kritik veriler belirlenerek, sadece kritik verilerin YüA üzerinde transferinde ek koruma sağlanmaktadır. Derleyici desteği, verilen bir programda programcıların kritik olarak gördükleri verilerin işaretlemesini sağlamaktadır. Derleyici seviyesinde geriye dönük program dilimleme yardımı ile, işaretlenen verilere direkt ya da dolaylı olarak değerlerini sağlayan değişken veya dizi elemanlarının tespit edilmesi sağlanmaktadır.  Sunduğumuz sistem, kritik veriyi taşıyan iletişimler için kullanılan korunmuş bağlantı oranını maksimize eden bir rotalama algoritması ile YüA seviyesinde ek koruma sağlamaktadır. Gerçeklenen deneysel çalışmalarımızda, önerdiğimiz kısmi güvenilir yöntem, ayrım gmeden tüm verilerin iletimini koruyan yöntemle karşılaştırıldığında, kritik verilerin iletiminde yaklaşık olarak eşit seviyede hata toleransı sağladığı, fakat bu geleneksel yöntemden daha az enerji tüketimi ve daha yüksek performans ortaya koyduğu doğrulanmıştır. ABSTRACT Compiler Support for Enhancing Reliability of Network-on-Chip Architectures Smaller feature sizes in the Networks-on-Chip (NoCs) have raised reliability as an important issue. The nanoscale sizes have increased the vulnerability of the whole system to errors due to radiation particles or electromagnetic interferences. This vulnerability poses a threat to the execution of the multithreaded applications in NoC architectures. Traditional fault tolerance schemes which require redundancies can be overburdening when they cover the entire system and while facing a limited amount of performance or energy budget.  In order to tackle the reliability problem in NoC architectures while minimizing performance and energy costs, we propose a new reliability framework in this work which incorporates a compiler-support and a hardware-level fault-tolerance scheme to identify the critical data and provide extra protection only to critical data transmissions. The compiler support in our framework enables programmers to annotate portions of data that are considered as critical. Then, it performs backward program slicing to mark other variables or array elements which directly/indirectly assign values to the annotated data. The output of the compiler support is the final set of critical data due to annotation and program slicing. Our framework assigns extra protection in NoC layer with a routing algorithm that maximizes the proportion of protected links for communications which carry the critical data.  The experimental study validates that our scheme provides almost equal level of fault tolerance for critical data transmissions with the scheme that protects all data transmissions indiscriminately through fault-tolerant routing, while having less energy consumption and better performance than more conservative schemes.